一、CPLD

考试不考

一、可编程逻辑块

  • CPLD 内含多个逻辑块，各逻辑块相当于一个 GAL 器件
  • 各块之间可用可编程内部连线（或称可编程的开关矩阵）实现互联

二、可编程内部连线

可编程内部连线出实现了逻辑块之间、逻辑块与 I/O 块之间以及全局信号到逻辑块和 I/O 块之间的连接

可编程连接可由 实现

现场可编程门阵列

可编程逻辑块、可编程互联开关、可编程 I/O 模块

二、FPGA

基本原理

  • 可编程逻辑块采用 LUT 和数据选择器实现组合逻辑功能
  • 采用触发器实现时序逻辑功能

在 LUT 基础上增加触发器便可实现时序逻辑电路

Interactive Graph
Table Of Contents
一、CPLD
一、可编程逻辑块
二、可编程内部连线
二、FPGA
基本原理